晶园工艺
 
窥视5纳米
 2016-1-6
 

近20年来总在讨论摩尔定律的终止话题,但是不可否认传统的尺寸缩小己经在半导体业发展的50年中立下卓越的功勋。历史上尺寸缩小,功能增加,泄漏电流减少及成本下降是推动产业进步的驱动力,然而实际上从130纳米节点开始,这种自由驾驭状态似乎己到了尽头。自此之后的每个工艺节点的进步都需综合平衡各种参数,跟随着不同的栅氧化层厚度及互连材料,以及需要更先进设备的配合。

 

尽管业界非常明白,未来定律的生存基础很大程度上取决于经济因素,采用新的工艺制程节点能否带来市场获利能力的提升。因此产业的前景必然会依以下三个方向前进,1),继续尺寸缩小;2),成熟制程工艺新的突破,如2.5D,3D的异质集成;3),器件采用新的材料与架构。

 

10纳米己准备起飞

 

尽管全球半导体业增长的步伐减缓,但是在先进制程方面没有停步,反而加快。英特尔,三星及台积电三足鼎立,并领先于全球的态势越来越突出。

 

它们在突破16nm/14nm制程的同时,英特尔,三星与台积电同样分别开发10nm finFET制程。并期望在2016年底能开始10nm的试产。

 

英特尔,三星及台积电三家在先进工艺制程方面,都在暗中使全力较劲。由于都是基于finFET工艺,买的几乎是同样的设备,分析它们几乎处于同一水平上。客观上英特尔的启步早与它人,但是台积电的“夜莺部队”式的研发追赶,以及三星永不服输的精神,导致三家可能难分伯仲。

 

尽管各家在10nm量产报道的时间点不同,有快有慢,其中台积电最为积极,列于2016 Q3,三星为2016 Q4及英特尔的10nm Canonlake处理器为2017下半年。显然不能依此太当回事,因为谁家也没有讲清所谓”量产”时的成品率指标。有关10nm的客户,除了英特尔自用的处理器之外,其它的都是fabless大客户,包括苹果,高通,联发科,海思,以及FPGA的Xilinx等。

 

据ASML的消息,它的最新193nmi浸液式光刻机NXT;1980,它的套准精度1.2nm,聚焦的均匀性<10nm及产出能力己达每小时275片。

 

在缺乏EUV光刻机的情况下,半导体业界从22/20nm一路向16nm/14nm进展,以及到10nm时,似乎并未遇到太多的阻碍,仅是193纳米浸液式光刻技术从28nm的单次图形曝光技术,逐步增加到10nm时的四次图形曝光技术。显然从芯片设计,工艺复杂性以及产品的循环周期等显著上升,今天之所以仍受到fabless等追捧,理由十分明显,每一代新的制程技术约有20%的性能提升。

 

7纳米?还是5纳米?

 

半导体业界清楚地知道尽管产业的进步己明显的趋缓,但是迈向先进制程的步伐丝毫没有减缓,反而有加速的趋势,这是市场竞争的结果,那个大家都不干落后,要推行差异化的策略。

 

但是不可迴避的现实是193nm浸液式光刻技术几乎已走到尽头,在10nm工艺节点时要采用四次图形曝光技术,制造成本己大幅的上升。

 

据IBM 于2015年7月的报道,它己推出全球首款7纳米制程的测试芯片,采用的EUV与193nm的混合光刻模式。非常明显由于技术的不成熟性,IBM也不敢描述芯片制造的细节。

 

由此表明,到目前为止尽管英特尔,三星及台积电都信心满满地看好未来的7纳米技术,如台积电己明确列出时间表,将于2017年Q2开始试产,显然它的宣传成分可能多于实际。因为最关键的EUV光刻机,连ASML自己说,目前的问题己不是技术层面,更主要的是Avaliability,实用性,可能最快于2016年才能准备好。

 

至于5纳米技术更是一个未知数,也可能真的是半导体硅制程的极限。

 

好消息是2015年11月由欧洲IMEC和EDA的设备供应商Cadence两方合作,利用EUV与193nm浸液式光刻和自对准的四次图形光刻技术(SAQP)的混合光刻模式己做出全球第一个5纳米的测试芯片。

 

5纳米的产品商品化仍有点遥远。如互连金属导线之间的间距(pitch)要多大尚不清楚,目前英特尔在它的最先进芯片中pitch约为50nm。而在测试芯片中的间距采用混合的,从36nm的间距,一直到24nm间距,它们都接近于四次图形光刻的理论极限。从理论上,间距有可能做到20nm ,但是实际上有把握的可能是24nm。

 

为了实现混合式光刻,将测试芯片分成三组。第一组是纯的EUV方案,那里连线,通孔和metal3都用EUV光刻,所有这些是单向的,采用24nm 间距。

 

第二组方案是metal2,metal3和金属连线的mesh啮合用SAQP,四次图形曝光,而金属线的分割及通孔采用单次的EUV技术,包括最后的metal3也是采用同样的方案。

 

第三种方案是采用纯193i浸液式光刻,而单元之间的连线及通孔一定要分解成三种颜色。

 

按目前的ITRS路线图在2020至2021年时实现5纳米量产,按现有工业的创造力与创新能力不该感到意外。然而尚有多个可供选择的方向,包括2.5D,3D堆叠技术,和FDSOI技术的不断进步,它们也能逐渐进入更先进工艺制程,一切之中关键在于成本,功能和功耗的比较。

 

(来源:中国电子报、电子信息产业网)