近几年来，受限于工艺、制程和材料的瓶颈，摩尔定律的演进开始放缓，芯片的集成越来越难以实现，3D封装开始被认为是后摩尔时代集成电路的一个重要发展方向。英特尔、台积电、三星等半导体大厂都对3D封装技术给予了高度重视。在日前举办的“架构日”活动中，英特尔发布了3D封装技术Foveros，首次在逻辑芯片中实现3D堆叠，对不同种类芯片进行异构集成。台积电则重点开发SoIC 技术。三星亦重金打造3D SiP系统级封装。预计未来几年中，3D封装技术将成为半导体一线龙头厂商之间竞争的焦点。
延续摩尔定律新途径
半导体行业发展的不二法则一直是致力于制造尺寸更小、处理速度更快、成本更低的晶体管，以获取更大的产业规模和更高的销售收入。1965年，英特尔公司创始人之一戈登·摩尔预测，每18个月芯片集成的晶体管数量将实现翻倍，成本下降约一半。但是随着产业进入更先进的加工技术节点，摩尔定律受到越来越大的挑战，仅靠缩小线宽的办法已经无法同时满足性能、功耗、面积以及信号传输速度等多方面的要求。在此情况下，越来越多的公司开始把注意力放在系统集成层面寻求解决方案，3D封装技术开始扮演重要角色。
英特尔的首席架构师Raja表示，新的封装技术可以彻底改变目前的芯片架构，可以往芯片上方再叠加芯片。如果在处理器芯片上叠一颗5G基带芯片，那么支持5G的处理器就诞生了。
在第二届中国系统级封装大会上，华为硬件协同设计实验室首席架构师吴伯平表达的观点也很相似。吴伯平表示，尽管封装也在追赶摩尔定律的速度，但因为封装有多样性，封装与摩尔定律的趋势并非完全一致。现在的趋势之一就是把很多芯片封装在一个大芯片内，这种“组合”的方式是未来的大趋势。
其实，3D封装技术并不新鲜，芯片间的垂直堆叠的技术已经出现多年。它是在X-Y平台的二维封装的基础上通过凸块（Bumping）、硅通孔（TSV）等工艺，实现芯片间的互联，推动芯片向z轴方向发展的高密度封装技术。资料显示，与传统2D封装相比，使用3D技术可以缩小芯片尺寸、减轻重量；在能效比方面，3D技术节约的功率可使3D元件以每秒更快的转换速度运转而不增加能耗。同时，3D封装还能更有效地利用硅片的有效区域。
不过，目前3D封装技术还不成熟，在进行3D堆叠的过程中，芯片间的发热一直存在问题，价格也是一个挑战。目前3D封装在存储芯片上已有较多应用，但在逻辑芯片上仍然极少有应用。
巨头竞逐3D封装
目前，英特尔、台积电、三星等半导体大厂都对3D封装技术给予高度重视。在近日举行的英特尔“架构日”活动中，英特尔推出Foveros封装技术。该技术是首次在逻辑芯片上实现3D堆叠。据介绍，Foveros可以将不同工艺、结构、用途的芯片整合到一起，从而将更多的计算电路组装到单个芯片上。英特尔表示，该技术提供了更大的灵活性，设计人员可以在新的产品形态中“混搭”不同的IC模块、I/O配置，并使产品能够分解成更小的“芯片组合”。英特尔预计将从2019年下半年开始推出一系列采用Foveros技术的产品，首款Foveros产品将整合10nm高性能芯片组合和22FFL的低功耗基础芯片。
英特尔在2.5D封装上也有所尝试，此前其推出的“嵌入式多芯片互连桥接”（EMIB）技术，可在两枚裸片边缘连接处加入一条硅桥接层（Silicon Bridge），实现裸片间的互联，达到异构联接的目的。EMIB已经被英特尔用于Stratix 10 FPGAs和搭载Radeon显卡的第8代酷睿处理器中。
台积电虽然定位于晶圆代工业务，对于先进封装也极为重视，数年前便推出WLSI（Wafer-Level-System-Integration）技术平台，应对异构集成趋势。该平台包括CoWoS封装、InFO封装等晶圆级封装技术。2018年中期台积电又推出了接近 3D封装层次的多芯片堆叠技术 SoIC，主要是针对 10nm 以下的工艺技术进行晶圆级接合。据DIGITIMES消息，台积电内部已经把SoIC正式列入WLSI平台，并称一两年内采用SoIC封装的产品将会商品化。另有消息称，赛灵思与台积电公司已经就7nm工艺和3D IC技术开展合作，将共同打造其下一代All Programmable FPGA、MPSoC和3D IC。
在2018年举行的三星晶圆代工论坛上，三星公布了在封测领域的路线图。三星目前已经可以提供2.5D封装层次的I-Cube技术，同时计划2019年推出3D SiP系统级封装。三星的IC设计服务合作伙伴智原也在先进封装工艺方面与其进行配合，提供与3D SiP 封装工艺相对应的方案。
中芯国际对3D封装技术也有所布局，2014年它与长电科技合资建立中芯长电半导体公司。中芯长电面向凸块加工（Bumping）等中段硅片工艺进行代工制造。2016年中芯长电14纳米凸块加工实现量产。这也意味着，中芯国际在3D封装技术上迈出了重要一步。
专业封测厂面临新挑战
随着3D封装的重要性不断提升，尽管英特尔、台积电等均表示，开发3D封装技术的主要目标，并非要与专业封测代工厂（OSAT）竞争，但是这一趋势必然会对原有产业格局造成影响。高通公司资深副总裁陈若文就表示，硅片级系统封装（WLP）和3D系统集成的趋势，强化了产业链上下游之间的内在联系，要求各个环节不再是割裂地单独进行生产加工，而是要求从系统设计、产品设计、前段工艺技术和封测各个环节开展更加紧密的合作。
由于3D封装需要把不同工艺技术的裸片封装在一个硅片级的系统里，这就产生了在硅片级进行芯片之间互联的需要，从而产生了凸块（Bumping）、再布线（RDL）、硅通孔（TSV）等中段工艺。以3D封装为代表的先进封装市场将在2020年达到整体IC封装服务的44%，年营收约为315亿美元，12英寸晶圆数由2015年的0.25亿片增至2019年0.37亿片。对此，市场研究公司Yole Development表示，先进封装占比的提升，提升了封测厂在产业链中的地位，也对封测厂提出新的挑战。一方面，封测厂要积极应对上游晶圆厂在中道技术方面的布局；另一方面，通过SiP技术开辟模组新的市场。但不论技术走向如何，封测技术在超越摩尔时代起到的作用将会大幅提升。
华进半导体封装先导技术研发中心有限公司总经理曹立强也表示，现在先进封装技术之所以越来越受到关注，是因为在整个集成电路制造产业中，封装的作用会越来越突出，尤其是在未来集成化的发展和异质集成概念出现之后。
（来源：中国电子报）