6月30日，三星电子正式宣布,基于3nm全环绕栅极（Gate-All-AroundT,简称 GAA）制程工艺节点的芯片已经开始初步生产。

三星电子官方消息显示，三星电子首次实现GAA“多桥-通道场效应晶体管”（简称: MBCFET Multi-Bridge-Channel FET）应用打破了FinFET技术的性能限制，通过降低工作电压水平来提高能耗比，同时还通过增加驱动电流增强芯片性能。

据悉，三星首先将纳米片晶体管应用于高性能、低功耗计算领域的半导体芯片，并计划未来将其扩大至移动处理器领域。

与采用窄通道纳米线的GAA技术相比，3nm GAA技术采用了更宽通的纳米片，能提供更高的性能和能耗比。此外，GAA的设计灵活性对设计技术协同优化（DTCO)²非常有利，有助于实现更好的PPA优势。与三星5nm工艺相比，第一代3nm工艺可以使功耗降低45%，性能提升23%，芯片面积减少16%；而未来第二代3nm工艺则使功耗降低50%，性能提升30%，芯片面积减少35%。

三星电子将与包括ANSYS、楷登电子、西门子和新思科技在内的三星先进晶圆代工生态系统SAFE™（Samsung Advanced Foundry Ecosystem）合作伙伴一起，提供3nm设计基础设施和服务。

由于GAAFET晶体管只在先进制程中有所采用，所以能参与其中的只有三星、台积电、和英特尔三家巨头。

三星自称在2002年就对GAA保持关注并投入研究，并于2019年宣布，将在3nm制程世代，改采GAA技术，作为FinFET之后的接班制程。

英特尔方面，2020年年初《Profesionalreview》曾报导，英特尔在5纳米节点上将会放弃FinFET电晶体，转向GAA环绕栅极电晶体。不过从英特尔去年公布的未来五年的芯片制程工艺的技术路线图来看，预计要在2024年的Intel 20A（相当于我们说的2nm）制程上才会用到RibbonFET即英特尔的GAA技术。

对于台积电2nm制程将采用GAA晶体管好像已成产业内默认的事实，不过相关资料显示，台积电官方关于2nm并未给出明确的说法。不过台积电（南京）有限公司总经理罗镇球曾在去年年底透露，台积电研发Nanosheet / Nanowire的晶体管结构（类似GAA）超过15年，已经达到非常扎实的性能。

（来源：半导体新闻/JSSIA整理）