近日，长电科技宣布，公司XDFOI™ Chiplet高密度多维异构集成系列工艺已按计划进入稳定量产阶段，同步实现国际客户4nm节点多芯片系统集成封装产品出货，最大封装体面积约为1500平方毫米的系统级封装。

据了解，XDFOI技术能将有机重布线堆叠中介层厚度控制在50微米以内，微凸点(μBump)中心距为40微米，实现在更薄和更小的单位面积内进行高密度的各种工艺集成。这样一来，芯片封装的集成度更高，模块功能更强，封装尺寸更小。

长电科技于2021年7月份正式推出面向Chiplet(小芯片)的高密度多维异构集成技术平台XDFOI，利用协同设计理念实现了芯片成品集成与测试一体化，涵盖2D、2.5D、3D Chiplet集成技术。

（JSSIA整理）